西門子 Aprisa 推出新版本，持續加強在台研發投資

【臺北訊】最新版本的 Aprisa IC 佈局與繞線軟體執行時間加快 2 倍，記憶體用量減少六成，並提供眾多新功能，可支援在 6 nm、5 nm 及 4 nm 等先進節點上的設計。

西門子進一步加強 Aprisa 產品線在台灣的研發投資，協助 IC 設計快速實現。

西門子數位化工業軟體近期推出 Aprisa™ 實體設計解決方案的最新版本——Aprisa 21.R1。該版本在效能及技術上均取得了重大進展，能夠大幅改善執行時間並減少記憶體用量。對於客戶而言，這些進展將有助於其降低設計成本並縮短上市時間。

西門子一直致力於為電子設計自動化（EDA）客戶提供領先的實體設計積體電路（IC）解決方案，其中，Aprisa 產品線是用於設計先進 IC 佈局與繞線技術的領導者，能夠幫助客戶實現卓越質量，並提供完整的閘極級到 GDSII 架構的全功能模塊級實體建置工具。自 2020 年 12 月併購 Aprisa 產品組合以來，西門子大幅投資 Aprisa 技術，Aprisa 的研發團隊規模目前已擴大兩倍以上。作為 Aprisa 的重要目標市場之一，台灣亦十分注重該項技術研發，不僅建立多人研發團隊，並計劃持續新增研發人才，優化產品效能，因應 IC 領域不斷上漲的需求。

西門子 EDA 副總裁，台灣暨東南亞區總經理林棨璇表示：「客戶正加速朝先進製程節點移轉，如何解決日益提升的複雜度是一項重要挑戰，隨著物聯網、5G、AI 等科技在台灣的不斷實現，這種複雜性則會進一步增加。西門子 EDA 始終將客戶需求放在第一位，我們將持續投資包括 Aprisa 在内的 IC 設計解決方案，從增強研發力量到加大渠道鋪設，真正協助客戶運用最領先技術在各先進節點上實現設計目標，進而促進台灣 IC 設計產業的發展。」

此次 Aprisa 21.R1 的技術提升也再次印證了西門子對於 IC 實體設計領域的信心與決心，新版 Aprisa 專注於先進的技術節點，其亮點包括：

• 平均全流程的執行時間比前一版本減少 30%，而且對於更大型、更複雜的設計，其執行時間最多可提升兩倍。
• 針對全部佈局與繞線的主要引擎均進行了改善，包括佈局最佳化、時脈樹合成（CTS）最佳化、佈線最佳化以及時序分析。這些效能提升的優勢幾乎可以在所有 IC 設計中得以體現，特別是包含複雜多重邊界多重模式（MCMM）特徵的大型設計。對於這類複雜的設計，Aprisa 已被證實其速度最多可比上一代提升2 倍之多。
• 記憶體用量減少高達 60%；新版 Aprisa 與前一版本相比，可為大型設計平均減少 30% 的全流程尖峰記憶體使用量，為複雜設計則最多可減少 60%。此效率的大幅提升使得包含複雜 MCMM 的大型設計能夠在可用記憶體較少的伺服器上完成。
• 支援 6 nm/5 nm/4 nm 設計。西門子與領先的晶圓代工廠密切合作，支援 Aprisa 執行先進節點的設計工作。目前 Aprisa  已通過 6 nm 製程的全面認證，在此之上，西門子已經實施所有必要的設計規則及功能，以便 Aprisa 可以支援 5 nm 與 4 nm 節點的設計，西門子正與全球領先的晶圓代工廠夥伴合作進行該方面的最終認證。
• 可支援多重電源域（MPD）。這些延伸功能可大幅提升 MPD 支援的彈性與完整性，這點對極低功耗設計至為關鍵。

西門子數位化工業軟體 Aprisa 產品系列部門總監 Inki Hong 表示：「這次 Aprisa 的全新版本再次表明了西門子致力於為 EDA 客戶提供真正一流的實體設計技術。有了 Aprisa 21.R1，我們的客戶可以比以往更有效率地完成更大型、更複雜的設計。」